简单分析通道间的精确相位和振幅同步在多通道相位相干测试中的应用

测试多通道相位相干系统

以下部分将讨论使用模块化软件设计的仪器方法来应对多通道相位相干系统测试系统开发挑战的技术。多通道系统面临的第一个挑战是通过创建一致且可靠的触发机制来确保所有通道同时开始采集或生成数据。通常，通道之间的对准要求时间差小于1ns，而在实际应用中，布线往往成为实现这一目标的障碍。测试系统中的长电缆使得触发时间需要加上较长的传播时间，每米同轴电缆的传播时间约5ns，因而需要简化触发器分配。

鉴于由偏移和抖动引起的延迟和时序不确定性，分配必要的时钟和触发来实现多设备同步并非易事。而基于PXI的模块化仪器平台就非常适合用来应对这些复杂性。PXI架构允许设计人员利用PXI的独特功能来实现高级多设备同步，例如触发总线、星型触发器和公共系统参考时钟。

一种同步方法是NI-TClk，该技术使用另一个时钟域来实现采样时钟的对准以及触发器的分配和接收3。多通道相位相干测试系统的设计人员可以使用这种方法将一开始没对准但锁相至公共参考时钟的采样时钟进行对准，并且能够实现各个设备的准确同步触发。

图3显示了基于八个矢量信号收发器（VST）的8 x 8 MIMO配置，每个VST能够在单个18槽机箱中生成和采集1 GHz瞬时RF带宽信号，并使用NI TClk和一个共享的PXI参考时钟实现偏斜低于500 ps的紧密同步。


图3：基于NI PXI VST的8×8 MIMO配置。

实现相位的一致和对准

大多数传统射频仪器、分析仪或发生器都允许共享参考时钟（通常为10 MHz），有时会共享起始触发。虽然共享这些时钟信号足以保证同步的信号采集和生成，但无法保证相位一致。例如，两个矢量信号分析仪之间只共享10 MHz参考时钟的情况。

在这种情况下，两个分析仪将从公共的10 MHz时钟独立地导出其本地振荡器。在短时间内，信号可能看起来具有恒定的相位差，但随着时间的推移，每个通道的相位将会发生漂移。这是因为每个LO独立于10 MHz参考时钟导出，而且在合成每个LO时引入的锁相环（PLL）噪声对于每个通道都是独立的。因此，仅共享10MHz参考时钟的多通道RF系统将会出现明显的通道间相位偏斜。

实现相位相干和对准的更好方法是从单个PLL导出所有通道共享的单个LO，如图4所示。当直接共享LO时，每个下变频器具有相同的相位噪声4。


图4：双通道相位相干RF矢量信号分析仪。

请观察图5a中使用两种不同的同步方法时的通道间偏斜。蓝色线表示的是当每个分析仪仅共享10 MHz参考时钟而不共享LO时的相位差。红色线表示每个下变频器信号链之间直接共享本地振荡器时每个通道之间的相位差。从图中可以看出，直接共享LO要比仅共享10 MHz参考时钟表现出明显更紧密的相位对准。


图5：比较共享LO与10 MHz参考时钟：通道间相位偏移（a）及其直方图（b）。

测量直接共享LO的好处的另一种方法是查看通道间相位误差的直方图，如图5b所示。对于仅共享10 MHz参考时钟的情况，可以看到相位变化的范围明显较宽（六西格玛置信度水平大于1°）。而在直接共享LO的情况下，置信度水平在0.2°以内。

实时在线处理

实时处理对于测试电子战系统的许多方面都很重要。对于涉及波束赋形或测向的测试应用，如无源雷达，由于信道特性变化迅速，实时计算信道矩阵是很重要的。由主机处理器处理RF采样信号不仅速度非常慢，而且还会消耗数据处理能力和总线带宽。相反，我们可以将采样信号转移到板载FPGA，或通过高带宽PXI总线传输到额外的FPGA协处理器上进行在线信号处理。

对于许多测试应用，存储和播放信号同样非常重要。存储波形可帮助我们深入观察多通道数据，并能够捕获较短时间或较低频率的杂散信号。对于监测未经授权的信号或零星干扰，存储的信号可作为特定地理区域的RF活动的证据。真实信号的采集也可用于验证未来的通信系统是否能够适应真实的场景。

PCI Express架构通过支持多个设备之间的点对点传输来实现这些要求，从而可以实时持续地传输和处理数据，或者长时间存储到磁盘并进行后期处理。这种系统使得研究人员和开发人员能够从多通道射频源采集和存储信息，以进行仔细观察或离线处理。之后，在实验室中，数据可以作为激励信号进行操作和回放，以验证算法、信道模型、硬件配置和真实系统的其他方面。

无论在实验室还是部署在现场，尺寸、重量和功率（SWaP）都是电子战应用中测量设备的重要考量因素。随着先进电子战系统的复杂性和计算能力不断增加，设计工程师正在利用PXI平台的先进技术和模块化特性来构建多功能系统，以满足SWaP需求。

多通道相位相关测试系统

下面将介绍一个可以解决多通道相位相干射频系统测试和验证难题和要求的测试系统。该测试系统建立在基于平台的模块化硬件和软件定义的仪器的基础上。

图6a显示了一个NI双通道相位相干测试系统配置，该系统基于PXIe-1085机箱，这是一款18槽机箱，内置10 MHz参考时钟、PXI触发总线和PXI模块的星型触发器。对于RF仪器，PXIe-5840 VST用于构成2 x 2 MIMO配置。


图6：双通道相位相干测试配置（a），配置包含共享LO、公共参考时钟和TClk对准（b）和校准设置（c）。

以下是开发多通道相位相干测试系统的步骤：
步骤1：第一步是配置两个VST，通过软件共享PXIe-1085机箱的通用PXI参考时钟，并在发生器和分析仪之间物理共享LO，如图6b所示。 VST原生支持NI-TClk技术，确保了所有通道同时开始采集/生成，并可实现小于500 ps通道间偏斜。我们通过系统校准将通道间偏斜进一步降低了一个数量级，达到低于50ps。

步骤2： VST同步后，下一步是确保相位和幅度一致。在本例中，首先分析仪之间存在多通道相位一致性。在这一步骤中，其中一个VST作为连续波信号的源，该连续波信号将作为校准信号。接着这个VST生成的信号通过双向分路器分离，并馈送到两个VST的RF输入端口，如图6c所示。

步骤3：接下来是应用基于FPGA的实时校准过程，以在两个VST之间进行相位和幅度精细对准5。该校准过程使用基于LabVIEW FPGA的VST的板载XilinxVirtex 7 FPGA来实现。图7、8和9描述了校准过程中涉及到的步骤。该算法可从双信道扩展到八信道。MeasSys表示多通道相位相干采集系统，Timestamp表示测量的初始时间实例，freq表示连续波频率，cal Validtime表示系统需要重新校准的间隔时间。


图7：多通道相位相干校准过程。


图8：采用均衡滤波器的DSP架构。


图9：采用直通滤波器的DSP架构。