摩尔定律被终结？是挑战也是机遇

英特尔联合创始人戈登 摩尔（Gordon Moore）提出了一个著名的定律：半导体的晶体管数量一开始将每12个月翻一番，之后将每 24个月翻一番。尽管有一些微小的偏差，但半导体处理技术的发展数十年来一直遵循这一定律。这种“无限制”的体积缩小（scaling）可允许复用类似的架构设计，为半导体技术的发展提供更低的成本、更低的功耗以及更快的处理速度。而这种“无限制”的体积缩小的终结是否意味着计算技术的进步即将走到尽头？ 最近，关于摩尔定律消亡的言论很多，这个经过50多年验证的定律再次面临挑战。
 

none="shifuMouseDownCard('shifu_c_040')">

正如Microsoft Research企业副总裁Peter Lee博士所说，“摩尔定律的终结可能是一个转折点。 这将充满挑战 ， 但同时也是一个机会，可以探索不同的方向，并真正打破这一定律。”

 

 

Number1打破摩尔定律的历史

 

从摩尔定律的角度是看在芯片上的三极管数量（也就是更小的体积上存在更多的三极管数量），但是对于半导体行业来说这些并不意味着所有半导体瞄准的方向，包括更高速的处理速度和更低的功耗，都是半导体技术提升带来的好处。人们对半导体技术提升带来的好处的预期数十年来一直在变成现实，但这些好处将不再容易实现或预期。

 

处理器的冷却问题阻碍了处理器频率技术的指数级上升，但这种明显的“障碍”激发了大量创新，促进了多核处理器的普及。 虽然核心频率的增长受到限制，但由于多核技术的发展，结合可加快图形、游戏和视频播放速度的专用矢量处理单元，PC系统性能仍不断提升。但这些新技术给开发软件模型最好地利用这些新的处理块带了新的挑战。

 

随着处理架构的变化，高速晶体管的应用不再仅限于CPU，也应用到I/O子系统中，为处理器提供更高网络、摄像头和数据采集带宽。 高速信号处理在无线和有线标准中的应用使得I/O带宽的增长速度已经超过了纯粹的晶体管体积缩小速度。

 

Number2利用第三维度（3D-IC和SiP）

随着芯片设计方面的不断突破，以前对摩尔定律终结的预测已经变成现实。目前的技术正在通过堆叠芯片和晶体管来更充分地利用第三维度，这将进一步增加晶体管的密度，但也可能带来新的设计和测试问题。

 

例如，晶体管体积越小，成本越高，这要求新的芯片能够结合更多的系统功能来匹配更高的价格。这种先进的“片上系统(SoC)”方法表现在FPGA从简单的逻辑门阵列演变成高性能I/O和处理系统，将处理器、DSP、存储器和数据接口组合到单个芯片中。许多扩大芯片密度的新选择从第三维度来考虑，即如何设计晶体管以及如何使用3D-IC技术将现有芯片组合到一个封装中。

 

虽然片上系统在设计和测试方面更为复杂，但它们的设计目的是通过高集成度来降低终端设计的成本。即便有这些好处，但芯片堆叠会带来新的复杂性，进而带来新的挑战。随着越来越多的系统开始从第三维度考虑体积缩小，调试和测试挑战将变得更加明显，更多的芯片空间将被用于提供集成的调试和测试功能。

 

Number3新的计算架构

历史表明，以往在缩小芯片体积时遇到的各种问题激励工程师进行创新，通过改进架构来更好地利用硅技术。 最新的各种挑战开创了需求导向的计算时代，即通过将多个不同类型的独特计算架构相结合来解决问题。 
 

计算性能结构图

 

这种趋势越来越广泛地应用于图像处理器GPU，并与通用CPU相辅相成，但是随着FPGA、向量处理器甚至针对特定应用的计算块促进专用计算技术加速发展，该技术也在更快速地扩张。这些加速的技术，如机器学习技术，将成为未来片上系统的标准组成模块。